Mentor Calibre 2025.4 Siemens EDA

一、Mentor Calibre 2025.4 软件简介

Mentor Calibre 2025.4 是 Siemens EDA 旗下Calibre平台的最新版本（原 Mentor Graphics），是当前集成电路（IC）物理验证与可制造性设计（DFM）领域的行业“金标准”工具。

该软件主要用于芯片设计的签核阶段（Signoff），提供DRC（设计规则检查）、LVS（版图与原理图一致性检查）、PEX（寄生参数提取）以及可靠性验证等关键能力。新版本在性能、AI智能化及先进制程支持方面进一步提升，支持如TSMC N3C、N2P及A16等先进工艺节点。

二、核心功能详解

1、物理验证（DRC）

• 提供完整的 Calibre nmDRC 检查功能
• 支持晶圆厂认证规则（Foundry Rule Deck）
• 引入 Calibre nmDRC Recon 实现“左移验证（Shift-Left）”
• 在设计早期即可进行快速反馈检查

有效减少后期错误，提高流片成功率。

2、AI智能验证与调试

• 集成 Calibre Vision AI
• 自动对DRC违规进行聚类分析
• 智能优先级排序与问题定位
• 支持批注、书签协作

可处理数十亿级错误数据，大幅提升调试效率。

3、电路验证（LVS/PEX）

• Calibre nmLVS：版图与原理图一致性验证
• Calibre xACT / xACT3D：高精度寄生参数提取

新版优化：

• Verilog-to-LVS速度提升最高达4倍
• 内存占用降低约92%

特别适用于大型SoC芯片设计。

4、可靠性分析与PERC

• Calibre PERC 用于ESD（静电保护）检测
• 支持闩锁（Latch-up）分析
• 电流密度与电阻分析

通过AI优化资源分配，加速复杂电路可靠性验证。

5、3D IC与先进封装支持

支持多芯片集成与先进封装技术：

• Calibre 3DSTACK：多Die DRC/LVS验证
• Calibre 3DStress：晶体管级热机械应力分析
• 支持TSMC 3DFabric等先进工艺

满足Chiplet及3D IC设计需求。

6、DFM设计与优化

• Calibre DesignEnhancer 自动优化设计
• 自动插入过孔（Via）
• 填充单元（Filler/DCAP）优化
• 改善电源网络（降低IR Drop与EM问题）

提升芯片良率与制造可靠性。

7、高性能与云计算支持

• nmPlatform支持高性能并行计算
• 多线程优化
• 内存效率提升
• 支持最新Linux系统（如RHEL 9+）

支持云部署，适合大规模芯片验证。

8、交互式调试与验证工具

• Calibre Interactive：图形化操作界面
• RVE（结果查看环境）：问题定位与分析
• Auto-Waivers：自动豁免规则管理
• 支持实时In-Design验证

大幅提升工程师调试效率。

三、适用行业与企业

1、芯片设计公司（Fabless）

• SoC设计验证
• 提升流片成功率

2、晶圆厂（Foundry）

• 工艺规则验证
• 设计合规检查

3、EDA工具与IP开发企业

• IP模块验证
• 标准单元库开发

4、半导体研发机构

• 先进制程研究
• 3D IC技术开发

5、系统级芯片企业

• 大规模芯片设计
• 多模块集成验证

四、软件优势总结

1、行业标准工具

• 全球主流晶圆厂认证
• 芯片签核必备软件

2、高精度验证能力

• 支持先进工艺节点
• 精准寄生参数提取

3、AI智能化提升效率

• 自动错误分析
• 智能调试与优化

4、支持复杂设计

• 3D IC与Chiplet
• 大规模SoC

五、总结

Mentor Calibre 2025.4 是当前半导体行业不可或缺的物理验证与DFM设计工具。凭借其强大的验证能力、AI智能优化以及对先进制程的全面支持，成为芯片设计签核阶段的核心软件。

对于芯片设计公司、晶圆厂以及EDA研发机构来说，Calibre不仅能够显著缩短流片周期，还能有效提升芯片良率与可靠性，是实现高端芯片设计的重要保障。

下载地址